課程資訊
課程名稱
積體電路測試
VLSI TESTING 
開課學期
95-1 
授課對象
電機資訊學院  電機工程學研究所  
授課教師
李建模 
課號
EEE5001 
課程識別碼
943EU0010 
班次
 
學分
全/半年
半年 
必/選修
選修 
上課時間
星期三2,3,4(9:10~12:10) 
上課地點
電二225 
備註
本課程以英語授課。
總人數上限:80人 
Ceiba 課程網頁
http://ceiba.ntu.edu.tw/951_VLSItesting 
課程簡介影片
 
核心能力關聯
核心能力與課程規劃關聯圖
課程大綱
為確保您我的權利,請尊重智慧財產權及不得非法影印
課程概述

本課程介紹數位�類比積體電路測試之觀念及技術,適合對VLSI設計與測試有興趣的同學修習。整個課程分為以下五大部份:1. 積體電路錯誤模型及模擬 (VLSI fault modeling & simulation)2. 自動測試圖樣產生 (Automatic test pattern generation)3. 可測試性設計 (Design-for-testability)4. 系統晶片測試 (System-on-Chip testing)5. 類比混模電路測試 (Analog/mixed-signal testing) 

課程目標
Basic knowledge about digital circuit testing. 
課程要求
預修課程:
交換電路與邏輯設計(or equivalent)
 
預期每週課後學習時數
 
Office Hours
 
指定閱讀
 
參考書目
1. Wang, Wu and Wen,  
評量方式
(僅供參考)
   
課程進度
週次
日期
單元主題